Thursday, November 18, 2010

KARNAUGH MAP

Peta Karnaugh (K-Map) adalah salah satu metode yang digunakan untuk menyederhanakan fungsi Boolean sehingga meminimalkan jumlah alat logika dalam perancangan rangkaian logika.

Perhatian :
Dalam penyusunan variabel masukan, hanya diijinkan satu variabel yang berubah.
Misal : masukan AB,
disusun sebagai AB, A’B, A’B’, AB’

Peta 2 variabel.

Tabel kebenaran :
Input A
Input B
Output Y

0
0
0

0
1
0

1
0
1

A B’
1
1
1
A B

Diperoleh pernyataan minterm : Y = A B’ + A B
K-Map :
B’
B

A’
0
0
A
1
1







Peta 3 variabel :
Tabel kebenaran :
Input A
Input B
Input C
Output Y

0
0
0
0

0
0
1
0

0
1
0
1

A’ B C’
0
1
1
0

1
0
0
0

1
0
1
0

1
1
0
1
A B C ‘
1
1
1
1
A B C
Diperoleh pernyataan minterm :
Y = A’BC + ABC’ + ABC

K-Map :
C’
C

A’ B’
0
0
A’ B
1
0
A B
1
1
A B’
0
0

Peta 4 variabel

Tabel kebenaran :
Input A
Input B
Input C
Input D
Output Y

0
0
0
0
0

0
0
0
1
1
A’B’C’D
0
0
1
0
0

0
0
1
1
0

0
1
0
0
0

0
1
0
1
0

0
1
1
0
1
A’BCD’
0
1
1
1
1
A’BCD
1
0
0
0
0

1
0
0
1
0

1
1
1
0
1
ABCD’
1
1
1
1
0


Diperoleh penyataan minterm :
Y = A’B’C’D + A’BCD’ + A’BCD + ABCD’
K-Map :
C’ D’
C’ D
C D
C D’

A’ B’
0
1
0
0
A’ B
0
0
1
1
A B
0
0
0
1
A B’
0
0
0
0


PASANGAN, KUAD DAN OKTET


Pasangan

Pasangan adalah suatu kelompok dua buah keluaran 1 yang berdampingan secara horisontal atau vertikal.
C’ D’
C’ D
C D
C D’

A’ B’
0
0
0
0
A’ B
0
0
0
0
A B
0
0
1
1
A B’
0
0
0
0

Produk : ABCD dan ABCD’
Pernyataan minterm : Y = ABCD + ABCD’
Dari ke dua produk, ditemukan variabel yang berubah bentuk dari bentuk tak-terkomplemen ke komplemen (D ke D’). Variabel yang berubah bentuk dapat dihilangkan. Sehingga : Y = ABC
Bukti Aljabar :
Y = ABCD + ABCD’
= ABC (D + D’)
= ABC

Kuad

Kuad adalah suatu kelompok empat buah keluaran 1yang berdampingan secara vertikal atau horisontal, yang akan menghilangkan dua buah variabel beserta komplemennya. Letaknya dari ujung ke ujung atau dalam bentuk bujur sangkar.
C’ D’
C’ D
C D
C D’

A’ B’
1
1
1
1
A’ B
0
0
0
0
A B
0
0
1
1
A B’
0
0
1
1
Kuad 2 Kuad 1

Kuad 1

Produk : A’B’C’D’, A’B’C’D, A’B’CD, A’B’CD’
Minterm : Y = A’B’C’D’+ A’B’C’D+ A’B’CD + A’B’CD’
Variabel yang berubah : D’ ke D dan C’ ke C
Sehingga : Y = A’ B’
Bukti Aljabar Boolean :

Y = A’B’C’D’+ A’B’C’D+ A’B’CD + A’B’CD’

= A’B’C’ (D’+ D) + A’B’C (D + D’)
= A’B’C’ + A’B’C
= A’B’ (C’ + C)
= A’B’
Kuad 2
Produk : ABCD, ABCD’, AB’CD, AB’CD’
Minterm : Y = ABCD + ABCD’+ AB’CD + AB’CD’
Variabel yang berubah : D ke D’ dan B ke B’
Sehingga : Y = AC
Bukti Aljabar Boolean :
Y = ABCD + ABCD’+ AB’CD + AB’CD’
= ABC (D + D’) + AB’C (D + D’)
= ABC + AB’C
= AC (B + B’)
= AC
Oktet
Oktet adalah kelompok delapan buah keluaran 1, yang akan menghilangkan tiga buah variabel beserta komplemennya.
C’ D’
C’ D
C D
C D’

A’ B’
0
0
0
0
A’ B
0
0
0
0
A B
1*
1
1
1
A B’
1
1
1
1

Variabel yang berubah dimulai dari 1* :
: B ke B’, D’ ke D dan C’ ke C
Sehingga : Y = A
Bukti Aljabar Boolean :
Pandang sebagai dua kuad yang menghasilkan AC’ dan AC.
Maka : Y = AC’ + AC
= A

Langkah-langkah metode Karnaugh Map :
  1. Memindahkan tabel kebenaran ke dalam peta.
  2. Mencari oktet, kuad, lalu pasangan.

!! Diijinkan untuk membuat kelompok-kelompok bertumpang tindih.
C’ D’
C’ D
C D
C D’

A’ B’
0
0
0
0
A’ B
0
1
0
0
A B
1
1
1
1
A B’
1
1
1
1




!! Diijinkan memutar peta.
C’ D’
C’ D
C D
C D’

A’ B’
0
0
0
0
A’ B
1
0
0
1
A B
1
0
0
1
A B’
0
0
0
0

Jika peta diputar, dua pasangan menjadi sebuah kuad.

!! Menghilangkan kelompok berlebihan.
C’ D’
C’ D
C D
C D’

A’ B’
0
0
1
0
A’ B
1
1
1
0
A B
0
1
1
1
A B’
0
1
0
0

Diperoleh 1 kuad dan 4 pasangan, sehingga setiap keluaran 1 pada kuad bertumpang tindih dengan pasangan. Maka kuad dianggap sebagai kelompok berlebihan yang harus dihilangkan. Maka diperoleh peta :
C’ D’
C’ D
C D
C D’

A’ B’
0
0
1
0
A’ B
1
1
1
0
A B
0
1
1
1
A B’
0
1
0
0

1 2 3 4





Kondisi DON’T’CARE

Contoh : Masukan BCD mendrive sebuah dekoder, yang hanya menghasilkan keluaran 1 pada masukan 1001.
A Dekoder :
B 1 hanya Y
C bagi masuk-
D an 1001


Tabel kebenaran :
(Angka BCD dibatasi pada bilangan 4 bit dari 000 sampai 1001. Sedangkan 1010 sampai 1111 tidak mungkin terjadi pada kondisi normal.)

Input A
Input B
Input C
Input D
Output Y
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
0
0
1
1

K- map :
  1. Menuliskan keluaran 1 dan 0 pada peta.
  2. Untuk ruang kosong, dapat dipandang sebagai angka 0 atau 1, tergantung mana yang menguntungkan. Diberi simbol x, menunjukkan kondisi tak peduli (don’t care).
C’ D’
C’ D
C D
C D’

A’ B’
0
0
0
0
A’ B
0
0
0
0
A B
x
x
x
x
A B’
0
1
x
x

Sehingga : Y = A D
Rangkaian logikanya :
B .
C .
A y
D























RANGKAIAN LOGIKA SEKUENSIAL

2 macam rangkaian logika :
  1. Rangkaian logika kombinasional
Rangkaian yang outputnya bergantung pada keadaan nilai input pada saat itu saja.
Piranti kombinasional : Rangkaian gerbang OR-AND–NOT, decoder, adder-subtractor dan multiplexer.
  1. Rangkaian logika sekuensial
Outputnya tidak bergantung pada nilai input saat itu, tetapi juga input-input sebelumnya. Karena itu dikatakan mempunyai karakteristik memori.
Piranti sekuensial : Flip-flop, register dan counter.
Berdasarkan waktu sinyal, dibedakan menjadi :
  • Rangkaian sekuensial sinkron
Operasinya disinkronkan dengan pulsa waktu yang dihasilkan oleh pembangkit pulsa yang merupakan masukan bagi rangkaian. Sehingga keluaran akan berubah hanya setiap adanya masukan pulsa waktu, meskipun inputnya tidak berubah.
  • Rangkaian sekuensial asinkron :
Operasinya hanya bergantung pada input, dan dapat dipengaruhi setiap waktu.


REGISTER

Fungsi : sebagai memori sementara
: untuk penggeseran data ke kiri atau ke kanan.
Dibangun dari kumpulan flip-flop, banyaknya flip-flop menentukan panjang register dan juga panjang kata biner yang dapat disimpan di dalam register.



Register seri
Contoh : Register seri geser ke kanan 4 bit

Diagram logika : Indikator keluaran data paralel
A B C D

Data seri D Q D Q D Q D Q

FF1 FF2 FF3 FF4
> CK > CK > CK > CK

Masukan
CLR CLR CLR CLR
o o o o

Clear

Clock

Register Paralel
Contoh : Register paralel geser ke kanan yang beresirkulasi 4 bit.
Diagram logika :
Indikator keluaran data paralel
A
B
C
D

D
C
B
A
Data
Paralel o o o o
PS PS PS PS
J Q J Q J Q J Q

Masukan FF1 FF2 FF3 FF4
o> CK o> CK o> CK o> CK

K Q’ K Q’ K Q’ K Q’
CLR CLR CLR CLR
o o o o

Clock

Clear


COUNTER (PENCACAH)

Merupakan rangkaian logika pengurut yang membutuhkan karakteristik memori dan sangat ditentukan oleh pewaktu. Disusun dari sejumlah flip-flop.
Karakteristik utamanya :
  1. Jumlah hitungan maksimum (modulus pencacah)
  2. Menghitung ke atas (up counter) atau ke bawah (down counter).
  3. Operasi sinkron (serempak, pencacah paralel) atau asinkron (seri, pencacah gelombang).

































Contoh : Pencacah gelombang 4 bit (modulo-16), menghitung ke atas.
Diagram logika :
Keluaran biner
A B C D

1 J Q 1 J Q 1 J Q 1 J Q

Masukan FF1 FF2 FF3 FF4
detak o>CK o>CK o>CK o>CK


1 K 1 K 1 K 1 K
Tabel kebenaran : urutan pencacahan

Hitungan Hitungan biner
desimal
8-an 4-an 2-an 1-an
D C B A

0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0




Contoh : Pencacah paralel 3 bit (modulo 8) mencacah dengan urutan naik.





Diagram logika :
o oA
B
1 o J Q o J Q o J Q
C B A
FF1 FF2 FF3 Keluaran
o>CK o>CK o>CK biner


K K K
Clock


Tabel kebenaran : urutan pencacahan

Hitungan Hitungan biner
desimal
4-an 2-an 1-an
C B A

0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
Posted by at No comments:
Subscribe to: Posts (Atom)